راه اندازی AD9371: استفاده از Cygwin

//][//-/ ..

جمعه ۲۲ دسامبر ۱۷
۱۱:۲۸

این شوخی بود؟‌0-0

شوخی که نبود ولی خب مباحثش پیشرفته بود، ان شالله شروع می کنم از مباحث مقدماتی هم میگم :)

بق بقو

شنبه ۲۳ دسامبر ۱۷
۰۸:۳۰

عه چه خوب آموزش میذارید ...

میگم نمیشه مثلاً آموزش طراحی مودمم بذارید -_- که یه سری دیتا بفرسته و یه سری دیتا دریافت کنه :| ... قشنگ معلومه این پروژه این ترم درس طراحیم منم هیچکارشو نکردم هنوز :))

خب این مودم شما باید مدولاسیونش معلوم باشه، بعد اینکه قراره از ADC و DAC هم استفاده بشه یا نه فقط یه لوپ بک داخل FPGA هستش

شما کارتون رو شروع کنید کمک لازم داشتید بگید من راهنمایی کنم :)

محمد

يكشنبه ۲۴ دسامبر ۱۷
۲۱:۵۶

سلام بر دکتر بزرگ
خیلی خوبه ادامه بده. خودش خود بخود درست میشه.
فقط ادامه بده.

سلام محمد، آره حالا یه آرشیوم درست بشه خوبه، بعدا میشه مرتبش کرد

به ادامه دادنم شک داری لابد :)

محمد

يكشنبه ۲۴ دسامبر ۱۷
۲۲:۰۸

سلام دکتر
یه پیشنهاد برای اول کار. چون میدونم بعدا سخته که درست بشه این یکی براحتی!
همین اول یه وبلاگ جدید برای این کار به نظرم ایجاد کن مثلا HiTen_FPGA چون رفتم سرچ کردم "ماژول AD9371" دیدم لینکت تو گوگل 4امی بود!
اگه پستاتو تو وبلاگ خودش بنویسی علاوه هزاران مزایای دیگه اش :)، بهترینش اینه که گوگل از اول این لینک رو میشناسه (تو وبلاگ جدید)

سلام محمد

این ad9371 یه ماژول ADC و DAC چند کاناله ست که برای سرعت های بالا (بیشتر از 100 مگ) طراحی شده، یه تکنولوژی جدیدی داره که فعلا تو ایران کمتر روش کار کردن

آره خودمم به فکر بودم یه سایت یا وبلاگ جدید برای این کار باز کنم، ان شالله همین کارو می کنم ممنون از پیشنهادت، یه مقدار باید در مورد اسمش فکر کنم:)

اکبر

يكشنبه ۲۹ آوریل ۱۸
۰۸:۲۳

سلام...
مطالبتون مفید بود....دستتون درد نکنه....ادامه بدید لطفا....
من روی zynq +ad9361 دارم کار می کنم میخام مدولاسیون ASK روش ایجاد کنم... میتونید راهنمایی ام کنید کجای کدهای bare metal رو باید دستکاری کنم و چجوری؟؟؟
لطف می کنید اگر پاسخم رو بدید به ایمیل... منتظر راهنمایی تون هستم....

سلام

ان شالله سعی می کنم ادامه بدم

ad9361 نکته خاصی نداره راه اندازیش، اگر درست یادم مونده باشه باید از نرم افزاری که در متلب داره فرکانس نمونه برداریتون رو بذارید تا پهنای باند فیلترها رو بهتون بده و اون ها رو در تابع main پروژه sdk جایگذاری کنید جزئیات دقیقش رو الان خاطرم نیست

به هر حال بهتره پروژه FPGA رو با سیگوین بسازید تا خطایی نداشته باشه.

اکبر

دوشنبه ۳۰ آوریل ۱۸
۱۰:۳۱

سلام....ممنون از راهنمایی تون.....ولی من مبتدی ام.....الان میخام یه تک تون سینوسی طبق دستورالعمل BIST روی tx ایجاد کنم همنوز نتونستم....

ضمنا من از متلب استفاده نمیکنم....الان یه سوال دیگه دارم...میخام فایل bin رو بریزم تو qspi روی برد....چکار کنم؟؟؟

یه سوال دیگه...فایلهای hdl مربوط به ad9361 رو دانلود کردم.طبق دستوراللعمل سایت ویکی انالوگ به صورت دستی library ها رو تو tcl اماده کردم و همچنین پروژه رو... ولی موقع تولید بیت استریم همه چی خوب پیش رفت یه اررور داد. به فکر افتادم با سیگوین تست کنم.الان سیگوین رو دانلود و نصب کردم...ولی دستور make رو چطوری استفاده کنم؟تو سایتا گفتن مسیر نصب vivado رو باید بدم بهش همچنین چند تا از مسیرهای داخل vivado...من دستورشونو میزنم ولی وقتی دستور which vivado میزنم نمیشناستش...این یگی رو حتما کمکم کنید گرفتار شدم...ببخشید زیاد سوال کردم....

فایل bin که باید اول یه پروژه FSBL توی sdk بسازین بعد خود SDK یه گزینه داره که فایل bin رو توی حافظه QSPI دانلود می کنه اتفاقا خیلی هم راحت شده فقط برای اینکه از qpsk بالا بیاد حتما دقت کنید پین های مربوط به بوت شدن برد به درستی ست شده باشن

دستور make رو توضیح دادم باید وقتی سیگیوین رو اجرا میکنید package مربوط به make رو اضافه کنید اگر جستجو کنید تو package ها پیدا می کنید

فقط کافیه همون مسیر ویوادو رو بهش اضافه کنید مثلا مال من اینه

C:\Xilinx\Vivado\2015.4\bin

البته یه راه راحت تر هم هست که با cmd این کار رو انجام میدید اگر جستجو کنید پیدا می کنید مثلا می تونید از این صفحه کمک بگیرید

https://stackoverflow.com/questions/23400030/windows-7-add-path

اکبر

دوشنبه ۳۰ آوریل ۱۸
۲۲:۵۱

سلام....ممنون بازم از راهنمایی تون تونستم روی qspi برنامه بریزم.... مشکلش حل شد
ولی اینکاری رو که باید باید با cygwin انجام بدم فعلا نتونستم..

آیا خود سیگوین رو باید تو همون درایوی که vivado نصبه قرار داد ؟یا لزومی نداره؟....

پکیج make رو که از اول هم اضافه کرده بودم ولی جواب نمی داد....

کاری که من کردم این بود :مثلا vivado من روی درایو c است

export PATH=$PATH:/cygdrive/c/xilinx/Vivado/2016.4/bin

بعدش گفته که برای اینکه مطمئن بشید که درست عملیات رو انجام دادید دستور

which make [~] رو بزنید ... اگر درست باشه باید یه پیغامی بیاد ولی برای من هیچی نمیاد.... ....
یه موضوع دیگه اینکه من مخابراتی نیستم و خیلی تو این مورد ضعیفم.... شما می تونید راهنمایی

یه مقدار راه بندازید منو که بتونم مدولاسیون ASK ایجاد کنم تو خروجی برد.... خیلی ممنونتون میشم.... واقعا گیر کردم.....

یه سری اطلاعات دیجیتالی 0 و 1 دارم میخام مدوله کنم بصورت ASK....

مثلا چطوری از تابع dac_init(ad9361_phy, DATA_SEL_DDS, 0) استفاده کنم....یه توضیحات کلی و مختصر بدین انشاء الله کارم راه می افته.....
بازم خیلی ممنون.....

سلام، خواهش می کنم ان شالله بقیه مشکلات هم حل بشن به هر حال کار با fpga یک مقدار مشکله و همین تلاشی هم که برای حل کردن مسائلش میکنید باعث یادگیری اون میشه

نیازی نیست سیگوین رو تو همون درایو نصب کنید ولی مطمئن بشید خودش به PATH ها اضافه شده

برای مدولاسیون هم من از دستورات آماده استفاده نمی کنم تجربه ش هم نکردم، خودم توی FPGA می سازمش و میدمش به ADC
اول از روی تئوریش اون رو در متلب بسازید بعد همون رو تو FPGA پیاده کنید.

اکبر

پنجشنبه ۳ می ۱۸
۰۸:۳۳

سلام مجدد.....
با سیگوین بالاخره یه کارایی کردم.... اول اینکه تمام لایبرری ها رو با دستور make آماده کردم. بعد هم خود پروژه رو..... فقط یه سوال ...
اینکه برای هر ماژول مثلا axi_clkgen وقتی make می کردم بعد از چند شاید 15 ثانیه بعد از چند خط می نوشت ok
ولی پروژه رو که make کردم هنوز تو مرحله building مونده.... الان نزدیکه 2 ساعت میشه تقریبا طول کشیده چرا اینطوریه....؟؟
اینم عکسش...
http://uupload.ir/files/q55s_kkk.jpg

برای شما هم اینقدر طول میکشید....؟؟؟؟

سلام

لازم نیست هر ماژول ها رو جداگانه بسازید فقط کل پروژه رو بسازید یعنی فقط کافیه دستور پایین رو بزنید، بقیه کارارو خود سیگوین انجام میده، سادگیش به خاطر همینه،

make -C projects/fmcomms2/zed

اکبر

پنجشنبه ۳ می ۱۸
۱۲:۲۵

بله....متوجه شدم....
بین فاصله اینکه شما جواب بدید اینکار رو کردم و دیدم که همه ماژول ها رو جداگانه میسازه.... فقط یه چیزی چرا تو خط آخر که می خواد خود برد رو مثلا Z706 یا zedboard که مال من هست رو بسازه چندین ساعت روش می ایسته ..... بعدش هم این Error رو داد.... رفتم تو log اش نگاه کردم...

open_run: Time (s): cpu = 00:01:02 ; elapsed = 00:00:59 . Memory (MB): peak = 1665.383 ; gain = 281.152
INFO: [Timing 38-91] UpdateTimingParams: Speed grade: -1, Delay Type: min_max.
INFO: [Timing 38-191] Multithreading enabled for timing update using a maximum of 2 CPUs
report_timing_summary: Time (s): cpu = 00:01:19 ; elapsed = 00:00:44 . Memory (MB): peak = 1728.211 ; gain = 62.828
WARNING: [Timing 38-164] This design has multiple clocks. Inter clock paths are considered valid unless explicitly excluded by timing constraints such as set_clock_groups or set_false_path.
WARNING: [Timing 38-127] No common period was found between clocks clk_out1_system_sys_audio_clkgen_0 {rise@0ns fall@40.6901ns period=81.3803ns} and clk_fpga_0 {rise@0ns fall@5ns period=10ns} in 1000 cycles.
WARNING: [Timing 38-164] This design has multiple clocks. Inter clock paths are considered valid unless explicitly excluded by timing constraints such as set_clock_groups or set_false_path.
WARNING: [Timing 38-127] No common period was found between clocks clk_out1_system_sys_audio_clkgen_0 {rise@0ns fall@40.6901ns period=81.3803ns} and clk_fpga_0 {rise@0ns fall@5ns period=10ns} in 1000 cycles.
ERROR: Timing Constraints NOT met!
while executing
"adi_project_run fmcomms2_zed"
(file "system_project.tcl" line 13)
INFO: [Common 17-206] Exiting Vivado at Thu May 03 16:50:29 2018...

البته فایل log اش صدها خط داشت من خطوط آخرش رو آوردم.... خطا رو هم براتون Bold کردم...
می گم که تمام ساخت ماژول ها انتهای خط شون OK زد ولی وقتی رسید به اصل پروژه بعد از چندین ساعت انتظار خطا داد ....

اینم عکسش

http://uupload.ir/files/stia_error.jpg

ماژول ها رو خودتون قبلش ساختید به این خاطر این مشکل پیش اومده، نتونسته قیدهای تایمینگ رو بهش برسه داشته تو اون چند ساعت تلاشش رو می کرده

به هر حال پروژه رو دوباره از GITHUB دانلود کنید و یه بار دیگه بسازیدش این بار فقط پروژه رو بسازید ماژول ها رو نسازید

اکبر

پنجشنبه ۳ می ۱۸
۲۳:۵۰

سلام.... این مشکل حل شد....
فقط تو export to SDK باید از فایل های no-OS-master که خودش داده استفاده کنیم...؟؟
یعنی تو پوشه zed در اون export کنیم.؟؟؟
اینم مسیر دانلوش است https://github.com/analogdevicesinc/no-OS/tree/master/ad9361
داخلش سه تا پوشه داره chipscope ،
scripts و
sw است.... تو کدومشون export کنم؟؟؟ چطوری از فایل های C داخل این پوشه ها استفاده کنم.؟؟
ببخشید خیلی اذیت کردم شما رو

سلام

پروژه رو که از داخل ویوادو export کردین launch sdk بزنید اونجا یه پروژه خالی بسازید و فایل های داخل فولد sw رو بهش import کنید یعنی تو پروژه روی فولدر src کلیک راست کنید import file بزنید و فایل های داخل src رو ایمپورت کنید.

اکبر

جمعه ۴ می ۱۸
۰۶:۱۰

دکتر جان خیلی مردی......دمت گرم.....خدا کارتو راه بندازه.....انشاءالله علمت بیشتر بشه.....

خواهش می کنم، ان شالله شمام موفق باشی

rasoli

چهارشنبه ۴ آگوست ۲۱
۲۲:۲۸

سلام کسی من وقتی با cygwin میخوام دستور make بزنم همون اول fail میده

کسی هست کمکم کنه

پروژه ad9361 رو کسی ساخته ؟

سلام، احتمالا ورژن ویوادو با اون نسخه دانلود شده منطبق نیست

می‌تونید برید از آخرین فولدری که خارج شده فایل لاگ رو ببینید می‌گه چه خطایی رخ داده، دقت کنید کا ویوادو رو با path هم اضافه کنید

کج‌نویس

می‌خوام شگفت‌انگیز شم

راه اندازی AD9371: استفاده از Cygwin